

# PATENT APPLICATION

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Docket No: Q77803

Kenji MURAKAMI, et al.

Appln. No.: 10/680,409

Group Art Unit: 2831

Confirmation No.: 4328

Examiner: Not Yet Assigned

Filed: October 8, 2003

For:

MULTI-LAYER CAPACITOR AND METHOD FOR PRODUCING THE SAME

# SUBMISSION OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Submitted herewith is a certified copy of the priority document on which a claim to priority was made under 35 U.S.C. § 119. The Examiner is respectfully requested to acknowledge receipt of said priority document.

Respectfully submitted,

Registration No. 33,276

Abraham J. Rosner

SUGHRUE MION, PLLC

Telephone: (202) 293-7060

Facsimile: (202) 293-7860

WASHINGTON OFFICE 23373
CUSTOMER NUMBER

Enclosures:

JAPAN 2002-294351

Date: February 9, 2004

Kenji MURAKAMI et al. Filed: October 8, 2003 Serial No. 10/680,409 SUGHRUE Tel. No. 202-293-7060;

A/U 2831 Conf. No. 4328

SUGHRUE Ref No.: Q77803 For: MULTI-LAYER CAPACITOR AND METHOD FOR PRODUCING THE SAME

\_\_\_ 1\_of 1



MURAKAMI et al.

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月 8日

出 願 番 Application Number:

特願2002-294351

[ST. 10/C]:


[ J P 2 0 0 2 - 2 9 4 3 5 1 ]

出 願 Applicant(s):

日本特殊陶業株式会社

特許庁長官 Commissioner, Japan Patent Office

2003年 9月29日



【書類名】

特許願

【整理番号】

PA21F377

【提出日】

平成14年10月 8日

【あて先】

特許庁長官 太田 信→郎 殿

【国際特許分類】

H01G 4/30

【発明者】

【住所又は居所】

名古屋市瑞穂区高辻町14番18号 日本特殊陶業株式

会社内

【氏名】

村上 健二

【発明者】

【住所又は居所】 名古屋市瑞穂区高辻町14番18号 日本特殊陶業株式

会社内

【氏名】

佐藤 元彦

【発明者】

【住所又は居所】 名古屋市瑞穂区高辻町14番18号 日本特殊陶業株式

会社内

【氏名】

大塚 淳

【発明者】

【住所又は居所】

名古屋市瑞穂区高辻町14番18号 日本特殊陶業株式

会社内

【氏名】

佐藤 学

【特許出願人】

【識別番号】

000004547

【氏名又は名称】 日本特殊陶業株式会社

【代理人】

【識別番号】

110000028

【氏名又は名称】 特許業務法人 明成国際特許事務所

【代表者】

下出 隆史

【電話番号】

052-218-5061

【手数料の表示】

【予納台帳番号】 133917 :

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0209866

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 積層コンデンサ及びその製造方法

## 【特許請求の範囲】

【請求項1】 第1および第2の内部電極層を、誘電体層を介して交互に積 層し、焼成してなるコンデンサ本体を有する積層コンデンサであって、

前記コンデンサ本体は、その一主面上に、第1および第2の電極端子が形成されており、その内部に、前記第1の電極端子と前記第1の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第1のビア電極と、前記第2の電極端子と前記第2の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第2のビア電極と、が形成されており、

前記ビア電極のアスペクト比は4~30である、

### **積層コンデンサ。**

【請求項2】 請求項1に記載の積層コンデンサであって、

前記ビア電極の直径は50~120μmである、

#### **積層コンデンサ。**

【請求項3】 積層コンデンサの製造方法であって、

- (a) 第1および第2の内部電極層を、誘電体層を介して交互に積層して、コンデンサ本体を得る工程と、
- (b)前記コンデンサ本体の一主面上から内部に伸び、前記第1の内部電極層に接続する第1のビア電極と、前記コンデンサ本体の一主面上から内部に伸び、前記第2の内部電極に接続する第2のビア電極と、を形成する工程と、
- (c) 前記ビア電極の形成された前記コンデンサ本体を焼成する工程と、 を備え、

前記工程(b)では、焼成後の前記ビア電極のアスペクト比が4~30となるように、前記ビア電極を形成する、

積層コンデンサの製造方法。

【請求項4】 請求項3に記載の積層コンデンサの製造方法であって、 前記工程(b)では、焼成後の前記ビア電極の直径が50~120μmとなる



ように、前記ビア電極を形成する、

積層コンデンサの製造方法。

【請求項5】 請求項3または4に記載の積層コンデンサの製造方法であって、

(d) 前記ビア電極の形成された前記コンデンサ本体を2つ以上、前記第1の ビア電極同士および前記第2のビア電極同士がそれぞれ接続するように、積層し て結合する工程をさらに備え、

前記工程(c)では、結合された前記コンデンサ本体を焼成する、

積層コンデンサの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、積層コンデンサに関する。

[00002]

【従来の技術】

コンピュータや無線通信のデジタル回路に代表されるように、近年の情報通信分野におけるICの高速化には目覚しいものがある。ところが、このようなICの高速化、高密度化は、機器誤動作の原因となる高周波ノイズを増大させるため、そのことが深刻な問題となっている。この高周波ノイズは、論理素子の同時スイッチングによって生じる電源電圧の低下に起因する。したがって、高周波ノイズを低減するために、電源にエネルギを供給する役目のコンデンサ、いわゆるデカップリングコンデンサが用いられている。

[00003]

このデカップリングコンデンサには、大エネルギを瞬時に供給できるよう、大容量、低インダクタンス(ESL)の特性が要求される。これらの特性は主に、コンデンサの内部構造により決定されるものであり、様々な提案がなされている

[0004]

さらに、高周波や高速パルスを取り扱う場合、配線基板に実装される電子部品



の動作電源と電子部品とを接続する配線が余剰のインダクタンスとして寄与する。配線のインダクタンス成分の増加に伴い、動作電源電圧の安定供給が困難となり、さらには、配線などにノイズが重畳されることにより誤動作が発生し、電子部品の動作不良が生じる。また、それらの不具合は、上述したように、高周波化や配線の高密度化に伴ってさらに顕著となる。そのため、余剰のインダクタンス成分を低減する目的でコンデンサと動作電源との配線長を短縮するために、本体一主面上にのみ電極端子を形成したコンデンサが提案されている。

## [0005]

このような積層コンデンサとして、以下に説明するようなものが知られている (例えば、特許文献1参照)。この積層コンデンサは、交互に積層された誘電体層と内部電極層とを焼成してなるコンデンサ本体を有する積層コンデンサであって、内部電極層は、誘電体層を介して対向する第1および第2の内部電極層を含み、コンデンサ本体の一主面上には、第1および第2の電極端子が形成されており、コンデンサ本体内部に、第1の電極端子と第1の内部電極層とを接続するようにコンデンサ本体の積層方向に伸びる第1のビア電極と、第2の電極端子と第2の内部電極層とを接続するようにコンデンサ本体の積層方向に伸びる第2のビア電極とが形成されていることを特徴とする。対向する第1および第2の内部電極層は、静電容量を形成する最小単位であるコンデンサユニットとして機能し、それらのコンデンサユニットは、第1および第2のビア電極によって並列に接続されている。

# [0006]

また、上述の積層コンデンサにおいて、さらに、複数の第1および第2のビア電極と、それらのビア電極に対応する複数の第1および第2の電極端子とを備え、複数の第1および第2のビア電極が格子状に配置されている積層コンデンサも知られている。

[0007]

## 【特許文献1】

特開平 5 - 3 4 7 2 2 7 号公報

[00008]

# 【発明が解決しようとする課題】

近年のICの高速化、高密度化に伴い、コンデンサの容量を損なうことなく、 ESLをさらに低減することが要求されている。

本発明は、上述の課題を解決するためになされたものであり、積層コンデンサのESLを低減することを目的とする。

# [0010]

# 【課題を解決するための手段およびその作用・効果】

上記課題の少なくとも一部を解決するために、本発明による積層コンデンサは、第1および第2の内部電極層を、誘電体層を介して交互に積層し、焼成してなるコンデンサ本体を有する積層コンデンサであって、前記コンデンサ本体は、その一主面上に、第1および第2の電極端子が形成されており、その内部に、前記第1の電極端子と前記第1の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第1のビア電極と、前記第2の電極端子と前記第2の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第2のビア電極と、が形成されており、前記ビア電極のアスペクト比は4~30であることを特徴とする。なお、ビア電極のアスペクト比とは、「ビア電極の長さ/ビア電極の直径」で表される比を示すこととする。

# [0011]

本発明の積層コンデンサによると、第1および第2のビア電極を流れる電流に よって誘起される磁束を効果的に相殺することができるため、ESLを低減する ことができる。

## [0012]

上記積層コンデンサにおいて、前記ビア電極のアスペクト比は、 $4\sim25$ であることがより好ましく、 $5\sim20$ であることがさらに好ましい。

## [0013]

上記各積層コンデンサにおいて、前記ビア電極の直径は、 $50\sim120\,\mu$  mであることが好ましく、 $60\sim110\,\mu$  mであることがより好ましく、 $70\sim10\,\mu$  mであることがさらに好ましい。

# [0014]

なお、本発明は、種々の形態で実現することが可能であり、例えば、積層コンデンサおよび積層コンデンサの製造方法などの形態で実現することができる。

[0015]

【発明の実施の形態】

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。

- A. 第1の実施例:
- B. 第2の実施例:
- C. 変形例:

[0016]

## A. 第1の実施例:

図1は、本発明の積層コンデンサ100の垂直断面図を示している。積層コンデンサ100は、BaTiO3等の高誘電率セラミックからなる複数の誘電体層120と、複数のコンデンサユニットを形成するように特定の誘電体層120を介して互いに対向する複数対の第1および第2の内部電極層130aおよび130bとを有するコンデンサ本体110を備えている。

## [0017]

コンデンサ本体110は、内部電極層130aおよび130bと平行に延びる第1および第2の主面160および170を有している。コンデンサ本体110の第2の主面170上には、複数の第1および第2の電極端子150aおよび150bが格子状に形成されている。

# [0018]

コンデンサ本体110の内部には、第1の内部電極層130aと第1の電極端子150aとを電気的に接続するように誘電体層120を貫通して延びる第1のビア電極140aが設けられている。また、第1のビア電極140aに隣り合いながら、第2の内部電極層130bと第2の電極端子150bとを電気的に接続するように誘電体層120を貫通して延びる第2のビア電極140bが設けられている。この実施形態では、アスペクト比10、直径100μmのビア電極が400μmの間隔で格子状に形成されている。

# [0019]

第1および第2のビア電極と内部電極層との接続について、図2を参照して詳しく説明する。図2の(a)および(b)は、本発明の積層コンデンサ100の水平断面図を示している。図からわかるように、図2の(a)は、第1の内部電極層130aを含む断面を示し、図2の(b)は、第2の内部電極層130bを含む断面を示している。

# [0020]

図2の(a)に示されているように、第1の内部電極層130aにおける第2のビア電極140bの貫通する部分の周囲にはギャップ180が形成されており、それによって、第2のビア電極140bは、第1の内部電極層130aに対して電気的に絶縁されている。また、図2の(b)に示されているように、第2の内部電極層130bにおける第1のビア電極140aの貫通する部分の周囲にはギャップ190が形成されており、それによって、第1のビア電極140aは、第2の内部電極層130bに対して電気的に絶縁されている。

# [0021]

この実施形態では、より大きな静電容量が得られるようにするため、それぞれ複数の第1および第2の内部電極層130aおよび130bを、誘電体層120の積層方向に交互に配置し、複数のコンデンサユニットを形成する構成としている。すなわち、これら複数のコンデンサユニットが、上述した第1および第2のビア電極140aおよび140bによって並列接続される構成となっている。この実施形態では、それぞれ5つずつの第1および第2の内部電極層130aおよび130bが形成されているが、さらに多数、例えば50以上の内部電極層が形成されることが好ましい。

## [0022]

次に、コンデンサ本体110の製造方法について図3を参照して説明する。

## [0023]

まず、BaTiO3粉末を主成分とする複数の高誘電体セラミックグリーンシート(以下、単にシートという)を準備する。次いで、半数のシート上に第1の内部電極層のパターンを形成し、残り半数のシート上に第2の内部電極層のパタ

ーンを形成した後に、図3の(a)に示すように、それら2種類のシートを交互に積層する。次いで、図3の(b)に示すように、レーザによって第1および第2のビアホール200aおよび200bを格子状に形成し、図3の(c)に示すように、第1および第2のビアホール200aおよび200b内にAg/Pdペーストを充填することにより第1および第2のビア電極140aおよび140bを形成する。その後、図3の(d)に示すように、ベースとなるシートを積層した上で圧着して、ビア電極に対応する電極端子を形成した後に焼成を行う。なお、第1実施例の積層コンデンサの製造方法は、ここで説明した工程に限られず、任意の適切な工程を用いて実施してよい。

# [0024]

第1実施例のような積層コンデンサでは、ビア電極の間隔が小さいほど、ビア電極140aおよび140bを流れる電流によって発生する磁束が効果的に相殺され、相互インダクタンスが低減されることが知られている。また、内部電極層130aおよび130bを流れる電流の経路は、隣り合う第1および第2のビア電極140aおよび140bの間に限られ、その電流長を短くすることにより自己インダクタンスの発生を低減することができる。すなわち、ビア電極間の間隔を短くするほどESLを小さくすることができる。

## [0025]

第1実施例の積層コンデンサによると、ビア電極のアスペクト比が比較的高いことからビア電極の直径は比較的小さくなるため、ビア電極間の間隔を短くすることが可能であり、ESLを低減することができる。また、ギャップ180および190の直径を小さくすることも可能であり、それによって、第1および第2の内部電極層130aおよび130bの重なり部分を大きくし、容量を増大することができる。一方、ビア電極のアスペクト比が比較的高いことからビア電極の長さは比較的大きくなるため、より多くの内部電極層を積層することが可能であり、容量を増大することができる。

#### (0026)

しかしながら、ビア電極のアスペクト比が高ければよいというわけではなく、 アスペクト比が高いほどビア電極を充填する工程が困難になる。具体的には、ビ ア電極の直径が小さくなるほど、また、ビア電極の長さが大きくなるほど、充填に要する圧力が増大する。一方、ビア電極のアスペクト比が低ければよいというわけではなく、アスペクト比が低いほどコンデンサの積層数が少なくなるので、 静電容量を大きくすることが困難になる。\*

## [0027]

したがって、ビア電極のアスペクト比は、  $4 \sim 30$  であることが好ましく、  $4 \sim 25$  であることがより好ましく、  $5 \sim 20$  であることがさらに好ましい。また、ビア電極の直径は、  $50 \sim 120$   $\mu$  mであることが好ましく、  $60 \sim 110$   $\mu$  mであることがより好ましく、  $70 \sim 100$   $\mu$  mであることがさらに好ましい。

# [0028]

## B. 第2の実施例:

本発明の第2実施例の積層コンデンサは、図1および図2を用いて説明した第 1実施例の積層コンデンサと同様の構造を有し、コンデンサ本体110の製造方 法における工程の一部が異なっている。そのため、第2実施例の積層コンデンサ の構造については、特に説明せず、第1実施例と同様の符号を用いることとする

## [0029]

第2実施例のコンデンサ本体110の製造方法を以下に説明する。まず、BaTiO3粉末を主成分とする複数の高誘電体セラミックグリーンシート(以下、単にシートという)を準備し、次いで、半数のシート上に第1の内部電極層のパターンを形成し、残り半数のシート上に第2の内部電極層のパターンを形成する

## [0030]

次に、それら2種類のシートを交互に積層するのだが、この際に、第1実施例とは異なり、所望の積層数の半分ずつを2つに分けて積層する。次いで、それぞれの積層体に対してレーザによって第1および第2のビアホール200aおよび200bを格子状に形成する。ここで、第2実施例のビアホールのアスペクト比は、第1実施例のビアホールのアスペクト比の1/2となっている。次いで、それぞれの積層体の第1および第2のビアホール200aおよび200b内にAg

/P dペーストを充填することにより第1および第2のビア電極140aおよび 140bを形成する。その後、2つの積層体を合わせて、ベースとなるシートを 積層した上で圧着し、ビア電極に対応する電極端子を形成した後に焼成を行う。

# [0031]

前述のように、ビア電極のアスペクト比が高くなるとビアホールにAg/Pdペーストを充填する工程が困難になるが、第2実施例の積層コンデンサの製造方法によると、Ag/Pdペースト充填の段階では、所望のアスペクト比の1/2のアスペクト比を有するビア電極を形成すればよいため、アスペクト比が高い場合でも充填を容易に行うことができる。

# [0032]

第 2 実施例においても、ビア電極のアスペクト比は、  $4 \sim 3$  0 であることが好ましく、  $4 \sim 2$  5 であることがより好ましく、  $5 \sim 2$  0 であることがさらに好ましい。また、ビア電極の直径は、 5 0  $\sim 1$  2 0  $\mu$  mであることが好ましく、 6 0  $\sim 1$  1 0  $\mu$  mであることがより好ましく、 7 0  $\sim 1$  0 0  $\mu$  mであることがさらに好ましい。

## [0033]

なお、本発明は上記の実施例に限られるものではなく、その要旨を逸脱しない 範囲において種々の形態において実施することが可能であり、例えば、次のよう な変形も可能である。

# [0034]

# C. 変形例:

## C1. 変形例1:

上記実施例では、BaTiO $_3$ を主成分とする高誘電体セラミックを誘電体層として用いたが、他の材料を誘電体層として用いてもよい。例えば、PbTiO $_3$ 、PbZrO $_3$ 、TiO $_2$ 、SrTiO $_3$ 、CaTiO $_3$ 、MgTiO $_3$ 、KNbO $_3$ 、NaTiO $_3$ 、KTaO $_3$ 、RbTaO $_3$ 、(Na $_1/_2$ Bi $_1/_2$ ) TiO $_3$ 、Pb(Mg $_1/_2$ W $_1/_2$ )O $_3$ 、(K $_1/_2$ Bi $_1/_2$ ) TiO $_3$ などを、要求されるコンデンサの静電容量その他に応じて適宜選択することができる。

## [0035]

## C 2. 変形例 2:

上記実施例では、内部電極層やビア電極の材料としてAg/Pdを用いたが、 任意の適切な材料を用いてよい。例えば、Pt、Ag、Ag-Pt、Pd、Cu、Au、Niなどが挙げられる。

[0036]

## C3. 変形例3:

内部電極層やビア電極の数は、上記実施例の構成に限られず、任意の適切な数に変更してよい。

[0037]

# C 4. 変形例 4:

第2実施例のコンデンサ本体の製造方法では、コンデンサ本体を2つに分けて 積層し、ビア電極を形成したが、コンデンサ本体を3つ以上に分けてもよい。

## 【図面の簡単な説明】

- 【図1】 本発明の積層コンデンサを示す垂直断面図。
- 【図2】 本発明の積層コンデンサを示す水平断面図。
- 【図3】 本発明の積層コンデンサの製造方法を示す説明図。


## 【符号の説明】

- 100…積層コンデンサ
- 110…コンデンサ本体
- 120…誘電体層
- 130a…第1の内部電極層
- 130b…第2の内部電極層
- 140a…第1のビア電極
- 140b…第2のビア電極
- 150a…第1の電極端子
- 150b…第2の電極端子
- 160…第1の主面
- 170…第2の主面
- 180…ギャップ


- 190…ギャップ
- 200a…第1のビアホール · · · ·
- 200 b…第2のビアホール


【書類名】 図面

【図1】





【図2】







# 【図3】











# 【書類名】 要約書

# 【要約】

【課題】 積層コンデンサの等価直列インダクタンス(ESL)を低減する。

【解決手段】 第1および第2の内部電極層を、誘電体層を介して交互に積層し、焼成してなるコンデンサ本体を有する積層コンデンサであって、前記コンデンサ本体は、その一主面上に、第1および第2の電極端子が形成されており、その内部に、前記第1の電極端子と前記第1の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第1のビア電極と、前記第2の電極端子と前記第2の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第2のビア電極と、が形成されている積層コンデンサにおいて、前記ビア電極のアスペクト比を焼成後において4~30とする

## 【選択図】 図1

# 特願2002-294351

# 出 願 人 履 歴 情 報

識別番号

[000004547]

1. 変更年月日

1990年 8月 8日

[変更理由]

新規登録

住 所

愛知県名古屋市瑞穂区高辻町14番18号

氏 名 日本特殊陶業株式会社